xuexianswer.com
注册
登录
订单
常见问题解答
Verilog 语言引用的子模块可以是一个设计好的Verilog 模块,也可以是别的HDL语言如VHDL语言设计的元件,还可以是IP核模块。A:正确 B:错误 答案: 正确
点击这里,查看本门网课答案
登录
订单
帮助
主页